隨著工藝和技術的進步，融合ARM、DSP、硬核IP等已成為家常，但在實現融合之時還要面臨一些取舍。
賽靈思公司在近半年動作頻繁，28納米FPGA、ZYNQ開發平臺、3D IC、Vivado開發套件等等的出新，將賽靈思“創新是DNA”的理念發揮到了極致，引領著賽靈思走向“All Programmable”全新的征程。
3D IC是行業必然發展方向
3D IC是一個很熱門的課題，不只是FPGA行業，也是半導體行業必然的發展方向。
在賽靈思的創新中，3D IC是不容錯過的話題。賽靈思公司亞太區銷售與市場副總裁楊飛表示，3D IC是一個很熱門的課題，不只是FPGA行業，也是半導體行業必然的發展方向。“因為最主要的是它能夠打破摩爾定律的束縛。假如工藝不改進，就只能跟著摩爾定律的步伐發展，并且不容易把數字和模擬IC混合在一起。”楊飛進一步指出，“我們今年推出了全球首款異構3D IC，將40納米模擬電路跟28納米數字電路混合在一起，通過3D IC堆疊到同一個芯片里面去，產生了全球唯一的400G OTN FPGA單芯片。在系統級的應用方面，就可將原來需要5片標準器件的方案變成單片FPGA方案。”
而實現3D IC的成功不是一般公司能做到的。楊飛表示，一方面是賽靈思每年投資4億～5億美元用于研發，投資3D IC從90納米開始，到65納米，又到28納米量產，整個過程將近10年。并且，光有判斷是不夠的，還要付諸于行動，持續投入資金和耐心做研發，而且要等這么多年才能修成正果，一般的公司撐不了。另一方面是除了有決心和行動外，還要有技術的積累，要在相關技術、工藝、封裝等方面具有綜合實力才能成功。因為這不僅要解決散熱問題，還要下決心把產品的架構設計成符合3D IC產品架構的需求。
在客戶關心的開發難度和成本、時間方面，賽靈思也持續創新，今年新的軟件開發平臺Vivado即是佐證。楊飛表示，到了28納米節點，FPGA中就有65億個晶體管，如果用傳統的FPGA開發手段，單個布線要做10多個小時，非常困難。而Vivado最主要的目的是減少開發周期，滿足28納米節點及以上節點新工藝集成度的需求，包括IP集成等。同時，因為FPGA帶有ARM內核，需要提供一個有機結合硬件、軟件的并行開發平臺，加快開發的進度。“通過Vivado中高階綜合的開發手段，工程師可以在做系統設計的時候，以C為開發手段。因為無論是做馬達控制，還是視頻處理，往往要做一個算法，算法模型多是用C或C++建模。以前要把C模型變成邏輯，人工要花兩三個月的時間，現在通過使用Vivado軟件中自動化的工具AutoESL，可將其變成RTL即硬件描述語言，從而大大縮短了時間，全面提升了設計生產力。”楊飛指出。
集成新模塊要看市場需求
系統需要集成的東西太多了，如果每個廠家都要自己做底層的IP，難度很大。
目前FPGA早已不再是單純的“可編輯邏輯器件”，隨著工藝和技術的進步，融合ARM、DSP、硬核IP等已成為家常。FPGA成為融合的“集大成者”，但在實現融合之時還要面臨一些取舍。楊飛指出，融合最主要解決以下兩個問題：一是提供系統集成性，這主要是希望把系統的性能和帶寬加強，將密度、帶寬和性能提高N倍，這是持續永恒的發展方向。并且很重要的一點就是還要保證低功耗，以適應節能環保的需求。二是要有推動產品迅速上市的支持機制，包括軟件工具、產品易用性等。因為每個具體應用需求不一樣，比如醫療設備要通過一些許可資質，需要1～3年的時間;汽車電子也涉及相關安全認證，從開發到上市一般需要3～5年;無線通信系統一般需求10個月左右;某些工業控制或者3D電視在幾個月時間內就可完成。
目前FPGA的融合最引人注目的是集成ARM，將應用領域拓展至廣闊的嵌入式市場。而傳統FPGA里已經有處理器、邏輯等架構和能力，賽靈思通過將ARM A9雙核集成到Zynq器件中，實現可編程平臺硬件和軟件有機的結合。楊飛對此表示，做系統設計的時候，可以考慮把性能指標要求比較高的部分放到ARM核中，而一些對性能指標要求特別高的硬加速部分可放到FPGA中。ARM和FPGA有機的結合，可以使FPGA更多地進入傳統處理器服務的領域。因為這些領域本來扁平的系統架構中就需要處理器、FPGA等，而現在賽靈思提供一個更優化的架構，大大提升整個系統的帶寬，也幫助我們擴大了應用市場。
未來FPGA還會集成什么模塊?楊飛表示，典型的嵌入式系統中有處理器、邏輯IC、存儲器，還有周邊的設備，例如接口I/O、并行以及串行的接口。集成新的模塊要看有沒有足夠大的市場催生需求。隨著工藝的改進，IC的成本很大程度制約在芯片的I/O多少，芯片也不一定需要定制的模塊，因為資源越來越充足。
未來的征程還在延續，賽靈思也早已胸有成竹。楊飛表示，從工藝的角度出發，賽靈思承諾會持續創新以保持領先，不斷地進入傳統標準器ASSP/ASIC所服務的領域，這一趨勢將不斷加快。在與客戶應用結合方面，系統需要集成的東西太多了，如果每個廠家都要自己做底層的IP，難度很大。賽靈思推廣的目標設計平臺通過一些參考設計IP，大幅提高了賽靈思客戶使用FPGA的效率，降低了研發成本。賽靈思未來還將提供更有效的軟件工具以及更多的IP認證方案。
